DRAM 고속 인터페이스

이 장은 아직 집필 전이다. 절 구성만 잡혀 있다.

대역폭·지연·사이클 타임

고속 다이 아키텍처

입력 수신기와 캡처 래치

출력 드라이버와 임피던스 제어

동시 스위칭 잡음과 신호 무결성

DLL과 클록 동기화

제어 논리와 명령 디코딩

파워 딜리버리와 패키지 공동 설계