반도체 소자를 켜고 끄는 것은 결국 전하를 어디에 두고, 그 전하가 만드는 전위를 어떻게
읽느냐의 문제다. 게이트에 전압을 걸면 채널에 전하가 모이고, 접합 양쪽의 도판트가 공핍
전하가 되어 내부 전위를 만든다. 밴드 다이어그램은 전위를 뒤집어 그린 그림이고, 정전용량은
전하와 전위 사이의 비례상수다. 이 장은 그 관계 — 정지한 전하와 그것이 만드는 장 — 를
세운다.
정전기학의 뼈대는 세 줄이다. 쿨롱 법칙이 전하가 장을 만드는 규칙을 주고, 그 장이
발산은 전하 밀도에 비례하고 회전은 없다는 두 미분 방정식으로 요약되며, 회전이 없기
때문에 장 전체를 스칼라 함수 하나(전위) 로 대신할 수 있다. 나머지는 이 세 줄을
푸는 기술이다 — 대칭이 있으면 가우스 법칙으로, 없으면 푸아송 방정식으로. 마지막 절의
정전 방전은 이 장의 물리가 실제 칩에서 무엇을 부수는지 보여 주는 자리다.
이 장에서 다루는 것은 진공 속의 전하다. 유전체가 끼면 무엇이 달라지는지(전기 변위
D, 유전율 ε)는 2.3에서 다룬다. 다만 반도체와의 연결을 끊지 않기
위해, 진공 유전율 ε0 를 물질의 유전율 ε 로 바꾸면 그대로
성립하는 결과는 그때그때 표시해 둔다.
정전기학은 같은 글자가 다른 뜻으로 쓰이는 자리가 유난히 많다. 대소문자만 다른
짝(q/Q), 글꼴만 다른 짝(V/V), 다른 장에서 다른 뜻으로 쓰이는 그리스
문자(ρ, σ)가 한 절 안에 같이 나온다. 시작하기 전에 한 번에 정리한다.
기호
읽는 법
무엇을 가리키는가
단위
q, qi
소문자 큐
점전하 하나의 전하량. 원천(source) 쪽
C
Q
대문자 큐
시험 전하, 또는 도체·축전기의 전체 전하
C
e
기본 전하 1.602×10−19 C. 반도체 교재는 이것을 q 로 적는다
C
λ, σ, ρ
람다·시그마·로
선·면·부피 전하 밀도. 이 장에서 σ 는 전도도가 아니고 ρ 는 원통 반지름이 아니다
C/m, C/m², C/m³
r
알
장을 재는 점(field point)의 위치
m
r′
알 프라임
전하가 있는 점(source point)의 위치. 적분 변수
m
r−r′
원천에서 관측점으로 가는 분리 벡터. Griffiths는 필기체 r 로 적는다
m
s
원통좌표의 축으로부터의 거리. ρ 를 전하 밀도에 내주어 이 글자를 쓴다
m
E
이
전기장. 이 장에서 E 는 에너지가 아니다
V/m = N/C
V
브이
전위(스칼라). 반도체 교재는 ψ 또는 ϕ 로 적는다
V
V, S
적분 영역인 부피와 곡면. 전위 V 와 구분하려고 필기체
m³, m²
dτ′, da′, dl′
원천 쪽 부피·면·선 요소. 프라임은 r′ 에 대해 적분한다는 뜻
ε0
엡실론 제로
진공 유전율8.854×10−12 F/m. 물질 속에서는 ε=εrε0
F/m
W, u
정전 에너지와 그 밀도
J, J/m³
C
정전용량
F = C/V
두 가지를 특히 눈여겨볼 것. 첫째, 프라임은 미분이 아니라 “원천 쪽”이라는 표시다.
ρ(r′) 는 ρ 의 도함수가 아니라 “위치 r′ 에서의 전하 밀도”다.
둘째, 반도체 교재(11부 이후)는 기본 전하를 q 로, 전위를 ψ 로 쓴다. 그때의
q 는 상수이고 여기의 q 는 변수다.
전하가 여럿이면 힘은 각각이 따로 미치는 힘의 벡터 합이다. 이것은 쿨롱 법칙에서
논리적으로 따라오는 것이 아니라 별개의 실험 사실이다. 두 전하가 있을 때 셋째 전하가
받는 힘이, 둘째가 없을 때의 힘과 첫째가 없을 때의 힘을 더한 것과 같다 — 전하 q1 이
q2 의 존재 때문에 다르게 행동하지 않는다.
중첩 원리가 정전기학을 선형으로 만든다. 이 장 이후의 거의 모든 기술 — 전위를 겹쳐
쓰는 것, 영상법(2.2), 그린 함수(1.8), 다중극 전개(2.2) — 가 이 한 줄 위에 서 있다.
전하가 n 개면
F=4πε0Qi=1∑n∣r−ri∣2qi∣r−ri∣r−ri
이다. 여기서 r 은 Q 의 위치, ri 는 qi 의 위치이고,
(r−ri)/∣r−ri∣ 가 qi 에서 Q 를 향하는
단위벡터다.
위 식에서 Q 는 공통인수로 빠진다. 남는 것은 Q 와 무관하고 위치 r 에만
의존하는 벡터장이다.
E(r)≡4πε01i=1∑n∣r−ri∣2qi∣r−ri∣r−ri,F=QE
이것이 전기장이다. 단위는 N/C이고, 전위를 거치면 V/m와 같다는 것이
나온다. 정의만 보면 “힘을 시험 전하로 나눈 것”이라는 계산상의 편의처럼 보이지만, 전기장은
시험 전하가 없어도 그 자리에 있는 실체다. 에너지를 담고(7절), 운동량을 나르며(2.7),
전하에서 떨어져 나와 혼자 퍼져 나간다(2.8). 정전기학 안에서는 이 실체성이 드러나지 않지만,
장을 물리량으로 다루는 습관은 여기서부터 들여야 한다.
반도체 안의 전자는 진공 속의 전자와 달리 결정 격자와 다른 캐리어들 속에 잠겨 있다.
그 효과는 두 갈래로 쿨롱 법칙을 고친다.
첫째, 격자의 원자들이 분극되어(2.3) 전하 사이의 힘을 유전율 배만큼 약하게 만든다.
실리콘은 εr=11.7 이므로 두 전하 사이의 힘은 진공의 약 1/12이다.
이것이 도너가 상온에서 이온화되는 이유의 절반이다. 인 원자에 붙잡힌 여분의 전자를
수소 원자처럼 보면, 결합 에너지는 εr2 로 나뉘고 궤도 반지름은
εr 배로 는다.
Ed≈εr213.6eV⋅m0m∗,ad≈0.053nm⋅m∗/m0εr
유효질량 m∗≈0.26m0 를 넣으면 결합 에너지는 수십 meV, 반지름은 수 nm가 된다.
결합 에너지가 열에너지 kBT≈26 meV 와 비슷한 크기라 상온에서 전자가 풀려난다.
나머지 절반인 유효질량은 7부 고체물리의 몫이고, 여기서는 유전율 하나가 13.6 eV를 수십
meV로 끌어내렸다는 것만 봐 둔다(11.1.2).
둘째, 자유 캐리어가 움직여 전하를 가려 버린다(screening). 전하 하나를 놓으면 반대
부호의 캐리어가 주위로 모여들어, 멀리서 보면 알짜 전하가 줄어든 것처럼 보인다. 그 결과
쿨롱 퍼텐셜에 지수 감쇠가 붙는데, 감쇠 길이가 디바이 길이다. 5절에서
푸아송 방정식으로부터 유도한다.
전하가 띄엄띄엄 있지 않고 선·면·부피에 퍼져 있으면 합이 적분으로 바뀐다. 세 종류의 밀도를
정의하고,
dq=λdl′=σda′=ρdτ′
각각의 전기장을 적는다.
E(r)=4πε01∫∣r−r′∣2ρ(r′)∣r−r′∣r−r′dτ′
선전하·면전하는 ρdτ′ 를 λdl′·σda′ 로 바꾸면 된다.
그림 2.1-1. 연속 전하 분포의 전기장을 세는 기하. 원천 점 r′은 전하 분포 안을 훑는 적분 변수이고, 장을 재는 점 r은 고정돼 있다. 분리 벡터 r − r′이 원천에서 관측점을 향하며, 요소 전하 ρ dτ′이 만드는 장은 이 방향으로 크기 ρ dτ′/(4πε₀|r − r′|²)이다. 전체 장은 이것을 분포 전체에 대해 벡터로 더한 것이다.직접 작도
이 식에서 손이 자주 미끄러지는 자리가 둘 있다. 하나는 적분 변수가 r′ 이라는
것 — 적분이 끝나면 r′ 은 사라지고 r 만 남아야 한다. 다른 하나는
피적분함수가 벡터라는 것 — 분리 벡터의 방향이 r′ 에 따라 바뀌므로 성분별로
따로 적분해야 하고, 대칭으로 상쇄되는 성분을 먼저 골라내는 것이 계산의 절반이다.
로, 자유 정공 p·자유 전자 n·이온화된 도너 ND+·이온화된 억셉터 NA− 의
네 항이다(11.1). 여기서 소문자 n·p 는 캐리어 농도, 대문자 N 은 불순물 농도다.
중성 영역에서는 네 항이 상쇄되어 ρ=0 이고, 공핍 영역에서는 캐리어가 빠져나가
ρ≈eND+ 또는 −eNA− 만 남는다. 면 전하 밀도는 산화막-반도체
계면에 붙잡힌 전하 Qox, 두께가 수 nm뿐인 반전층 전하 Qinv 처럼
두께를 무시할 수 있는 층에 쓴다(13부). 선 전하는 하전된 전위(dislocation)나 나노와이어의
전하를 다룰 때 나온다.
곡면 S 를 통과하는 전기장의 선속(flux)을 ΦE=∫SE⋅da
로 정의한다. da 는 크기가 면 요소의 넓이이고 방향이 법선인 벡터다
(1.1.6면적분). 점전하 q 를 중심으로 하는 반지름 r 의 구면에서
∮E⋅da=4πε0r2q⋅4πr2=ε0q
이다. r2 이 상쇄되어 반지름이 사라진다 — 서론에서 말한, 역제곱과 구의 넓이가
맞물리는 자리다. 구면이 아닌 임의의 닫힌 곡면에 대해서도 결과가 같다는 것은 입체각으로
보인다. 곡면 조각 da 를 통과하는 선속은 q/(4πε0) 에 그 조각이
전하에서 차지하는 입체각 dΩ 를 곱한 것이고, 닫힌 곡면의 입체각 합은 안에 전하가
있으면 4π, 없으면 0이다. 중첩 원리로 전하가 여럿인 경우까지 넓히면
∮SE⋅da=ε0Qenc
이다. Qenc 는 곡면 안에 든 전하의 합이고, 바깥 전하는 장 E
에는 기여하지만 선속에는 기여하지 않는다. 이것이 가우스 법칙의 적분형이다.
그림 2.1-2. 가우스 법칙을 유선의 수로 읽는다. 왼쪽: 점전하를 둘러싼 두 구면은 반지름이 달라도 같은 수의 유선이 통과한다 — 장은 1/r²로 약해지지만 넓이가 r²로 늘어 정확히 상쇄된다. 오른쪽: 전하가 바깥에 있으면 곡면으로 들어온 유선이 반드시 다시 나가므로 순 선속이 0이다. 곡면의 모양은 어느 쪽에서도 상관없다.직접 작도
가우스 법칙의 미분형이며 맥스웰 방정식 네 개 중 첫째다. 점마다 성립하는 국소 법칙이라는
점이 적분형과 다르다 — 한 점에서 장의 발산은 그 점의 전하 밀도만 안다.
쿨롱 법칙의 적분식에서 직접 발산을 취해도 같은 결과가 나오는데, 그 계산은
∇⋅(r^/r2)=4πδ3(r) 이라는 항등식 하나로
귀결된다(1.1.7의 주의). 원점을 뺀 모든 곳에서 발산이 0이면서 원점을 둘러싼 선속이
4π 인 장은 델타 함수로만 적을 수 있다. 이 항등식이 푸아송 방정식의
그린 함수를 준다.
적분형 가우스 법칙은 E 가 곡면 위에서 일정하고 법선 방향이라고 미리 알 수
있을 때만 계산 도구가 된다. 그런 대칭은 셋뿐이다 — 구, 원통, 평면. 각각 반지름 r 의
동심 구면, 반지름 s 의 동축 원통, 평면과 나란한 상자(pillbox)를 가우스 곡면으로 잡는다.
균일하게 대전된 반지름 R 의 공(전체 전하 Q)이 대표 예다.
E(r)=⎩⎨⎧4πε0QR3r4πε0Qr21(r<R)(r>R)
안에서는 r 에 비례해 커지고(안쪽 전하만 세므로 Qenc∝r3 인데
넓이가 r2), 밖에서는 점전하와 같으며, r=R 에서 두 식이 만나 연속이다. 이
연속성은 우연이 아니다 — 면 전하가 없으면 E 는 어디서나 연속이고, 면 전하가 있는
곳에서만 뛴다(6절).
무한 직선과 무한 평면은 앞 절의 표와 같은 결과를 훨씬 짧게 준다. 원통에서
Qenc=λL, 옆면 넓이 2πsL 이므로 E=λ/2πε0s,
평면에서 상자의 위아래 두 면 2A 를 통해 σA/ε0 이 나가므로
E=σ/2ε0 이다.
가우스 법칙 ∇⋅E=ρ/ε0 에 E=−∇V 를 넣으면
전위 하나에 대한 2계 편미분방정식이 된다.
∇2V=−ε0ρ
푸아송 방정식이다. 전하가 없는 영역에서는 우변이 0이 되어 라플라스 방정식∇2V=0 이 된다. 정전기학의 두 미분 방정식(발산 = 전하, 회전 = 0)이 이 한
식으로 합쳐졌고, 정전기 문제는 이제 “주어진 ρ 와 경계 조건에 대해 이 방정식을
푸는 것”이 된다(1.7.10라플라스·푸아송 방정식).
4절의 적분식 V=(1/4πε0)∫ρ/∣r−r′∣dτ′ 이 바로
이 방정식의 해다. ∇2(1/∣r−r′∣)=−4πδ3(r−r′)
을 적분 안에 넣으면 ∇2V=−ρ/ε0 이 그대로 나온다. 즉
−1/4π∣r−r′∣ 이 라플라시안의 그린 함수이고(1.8.1디랙 델타 함수와 그린 함수의 개념),
쿨롱 전위는 “델타 함수 원천에 대한 응답”이다. 다만 이 해는 경계가 무한대일 때의
해다. 도체나 전극이 있으면 경계 조건이 달라져 해가 바뀌고, 그것이 2.2 경계값 문제의
내용이다.
−a<x<a 에 전하 밀도 ρ0 가 균일하게 채워진 무한 슬래브를 풀어 본다. 대칭으로
V 는 x 만의 함수이고 Ex(0)=0 이다. 슬래브 안에서 두 번 적분하면
dxdEx=ε0ρ0⇒Ex=ε0ρ0x,V=−2ε0ρ0x2
이고(기준 V(0)=0), 슬래브 밖에서는 ρ=0 이므로 Ex=±ρ0a/ε0
로 일정하고 V 는 직선이다. 경계 x=±a 에서 E 와 V 가 모두 연속으로 이어진다.
그림 2.1-3. 균일 전하 슬래브의 ρ, E, V. 전하 밀도가 계단이면 전기장은 한 번 적분해 직선(기울기 ρ₀/ε₀), 전위는 또 한 번 적분해 포물선(곡률 −ρ₀/ε₀)이 된다. 슬래브 밖에서는 전하가 없어 E가 일정하고 V가 직선이며, 경계에서 두 함수 모두 매끄럽게 이어진다. 이 세 그래프의 모양이 공핍 근사의 전부다.직접 작도
이것이 12.1의 공핍 근사 그 자체다. 공핍 영역의 전하 밀도를 eND 로 일정하다고
놓으면 전기장은 직선, 전위는 포물선이고, 폭 W 의 공핍층에 걸리는 전위차와 최대 전기장은
Vdep=2εseNDW2,Emax=εseNDW=W2Vdep
이다. 두 식에서 파라미터의 연결을 읽는다. 같은 전위차를 받치려면 도핑이 높을수록
폭이 좁다(W∝1/ND). 같은 폭이면 도핑이 높을수록 최대 장이 크다.
그래서 고도핑 접합은 얇고 장이 세며, 이것이 항복(12부)·터널링(12.11)·접합 정전용량
(9절)이 전부 도핑에 걸리는 이유다. 마지막 등식은 포물선이라 최대 장이
평균 장의 두 배라는 형태적 사실이다.
반도체의 푸아송 방정식은 우변이 전위에 의존한다. n형 반도체에서 전자 농도는
n=n0eeV/kBT 이므로(V=0 을 중성 영역으로 잡고, 여기서 kB 는 볼츠만
상수·T 는 절대온도)
dx2d2V=−εse(ND−n0eeV/kBT)
이다. 이것을 정확히 푸는 것은 13.1의 일이고, 여기서는 작은 교란의 경우만 본다.
eV≪kBT 이면 지수를 1차까지 펴서 n≈n0(1+eV/kBT) 이고, 중성 조건
ND=n0 을 쓰면
dx2d2V=LD2V,LD≡e2n0εskBT
가 된다. 해는 V∝e−x/LD — 전위 교란이 디바이 길이LD 만에 지수적으로
사라진다. 자유 캐리어가 전하를 가리는 거리이고, 1절 끝에서 예고한 가림(screening)이
바로 이것이다(1.8.7스크린된 쿨롱 퍼텐셜과의 연결). 실리콘에서 n0=1016cm−3 이면
LD≈40 nm, 1018 이면 4 nm다.
전하가 면에 몰려 있으면 그 면을 가로지를 때 전기장이 뛴다. 얼마나, 어느 성분이
뛰는지는 두 법칙에서 하나씩 나온다.
면 전하 밀도 σ 인 면에 납작한 상자(pillbox)를 걸친다. 상자의 높이를 0으로 보내면
옆면의 기여가 사라지고, 가우스 법칙은 위아래 두 면만 남긴다.
E위⊥−E아래⊥=ε0σ
법선 성분이 σ/ε0 만큼 불연속이다. 이번에는 면을 가로지르는 가늘고
긴 고리를 잡고 높이를 0으로 보내면, ∮E⋅dl=0 에서 양쪽 긴 변의
기여만 남아
E위∥=E아래∥
접선 성분은 연속이다. 둘을 합쳐 벡터로 쓰면
E위−E아래=ε0σn^
이고, n^ 은 “아래”에서 “위”를 향하는 단위법선이다.
그림 2.1-4. 면 전하를 가로지르는 두 적분 경로. 납작한 상자(가우스 법칙)는 법선 성분이 σ/ε₀만큼 뛴다는 것을, 가늘고 긴 고리(회전 0)는 접선 성분이 이어진다는 것을 준다. 두 경로 모두 두께를 0으로 보내야 하며, 그래서 결과는 면 바로 위와 바로 아래의 값 사이의 관계다.직접 작도
전위는 어떤가. V(b)−V(a)=−∫E⋅dl 에서 경로
길이를 0으로 보내면 — E 가 유한한 한 — 적분이 0이 되므로 전위는 연속이다.
다만 그 기울기는 뛴다.
∂n∂V위−∂n∂V아래=−ε0σ
정리하면, 면 전하는 V 를 꺾고(V 연속, 기울기 불연속), E 의 법선 성분을
뛰게 한다. 5절 슬래브 문제에서 E 와 V 가 경계에서 매끄럽게 이어진 것은 거기에
면 전하가 없었기 때문이다.
푸아송 방정식은 타원형 편미분방정식이라(1.7.3) 영역의 경계 전체에서 조건을 주어야
해가 하나로 정해진다(1.8.5경계 조건과 유일성). 경계에서 주는 조건은 두 종류다.
조건
무엇을 주나
소자에서
디리클레
경계에서 V 의 값
전극·게이트에 건 전압
노이만
경계에서 ∂V/∂n
대칭면·소자 바깥 경계에서 ∂V/∂n=0 (장이 새지 않음)
이 절의 계면 조건은 이 둘과 다른 종류다 — 영역 안쪽의 면에서 양쪽 해를 잇는
접합 조건이다. TCAD가 소자를 풀 때 설정하는 것이 정확히 이 셋이다. 전극에는
디리클레, 시뮬레이션 상자의 바깥에는 노이만, 물질 계면에는 위의 접합 조건. 조건을
빠뜨리면 해가 여럿이고, 잘못 주면 해가 없다.
전하 +q 를 중성 도체 가까이 가져가면, 도체의 자유 전자가 q 쪽으로 끌려가 가까운
면에 음전하, 먼 면에 양전하가 유도된다. 알짜 전하는 여전히 0이지만 분포가 비대칭이라
q 는 도체에 끌린다 — 가까운 음전하의 인력이 먼 양전하의 척력보다 세기 때문이다.
유도 전하가 정확히 어떻게 분포하는지는 라플라스 방정식을 도체 경계 조건(V = 일정)으로
풀어야 나오고, 그 표준 기법이 2.2의 영상법이다.
도체 안에 빈 공동(cavity)이 있고 그 안에 전하 q 가 있으면, 공동 벽에 −q 가 유도되고
도체 바깥 면에 +q 가 나타난다. 바깥의 장은 q 의 위치와 공동의 모양에 무관하게
바깥 면의 +q 만이 정한다 — 안의 사정이 밖으로 새지 않는다. 반대로 공동 안에 전하가
없으면 바깥에 무슨 장이 있든 공동 안의 장은 0이다. 이것이 패러데이 새장이고,
측정 장비의 차폐, 케이블의 차폐가 이 원리다.
그림 2.1-5. 공동을 가진 도체 안에 전하 +q가 있을 때. 공동 벽에 −q가 유도되어 공동 안의 유선을 전부 받아 내고, 도체 몸체 안은 장이 0이며, 바깥 면에 +q가 나타나 유선이 표면에 수직으로 뻗어 나간다. 바깥의 장은 바깥 면의 전하 분포만이 정하므로 공동 안에서 q를 옮겨도 밖은 변하지 않는다. 전하 q를 치우면 바깥 장이 어떻든 공동 안은 장이 0인 차폐 공간이 된다.직접 작도
표면 전하는 자신이 만든 장 속에 있으므로 힘을 받는다. 다만 표면 바로 위의 장
σ/ε0 을 그대로 쓰면 안 된다 — 그중 절반은 그 조각 자신이 만든
것이라 스스로에게 힘을 줄 수 없다. 나머지가 만드는 장은 위아래 장의 평균
σ/2ε0 이고, 단위 넓이당 힘(압력)은
P=σ⋅2ε0σ=2ε0σ2=2ε0E2
이다. 언제나 바깥쪽을 향한다 — 같은 부호의 전하끼리 밀어내니 표면이 부풀려 한다.
에너지 밀도 u 와 같은 식인 것은 우연이 아니고, 표면을 dx 만큼 밀어내면 그 부피만큼의
장 에너지가 사라지기 때문이다.
전하는 도체 표면에 고르게 퍼지지 않는다. 등전위라는 조건을 맞추려면 곡률이 큰
곳(뾰족한 곳)에 전하가 몰리고 그곳의 장이 세진다. 반지름 R1·R2 인 두 도체 구를
도선으로 이어 등전위로 만들면 Q1/Q2=R1/R2 인데 표면 장은
E1/E2=R2/R1 — 작은 구의 장이 반지름에 반비례해 세다. 피뢰침이 뾰족한 이유이고,
10절에서 방전이 뾰족한 곳에서 시작되는 이유이며, 소자에서는 접합의 모서리(곡률
반지름이 작은 곳)에서 장이 집중되어 항복 전압이 평면 접합보다 낮아지는 이유다(12부).
전하 +Q 와 −Q 를 띤 두 도체가 있다. 각각 등전위이고, 둘 사이의 전위차 V 는
E 의 선적분이다. 중첩 원리 때문에 Q 를 두 배로 하면 E 가 두 배,
V 도 두 배가 되므로 둘은 비례한다.
Q=CV
비례상수 C 가 정전용량이다. 단위는 C/V = 패럿(F)이고, 1 F는 매우 큰 값이라
소자에서는 fF·pF 단위를 쓴다. C 는 전하나 전압이 아니라 기하와 유전율만의 함수다 —
도체의 모양·크기·간격, 사이의 물질. 이것이 정전용량이 소자의 “구조 파라미터”인 이유다.
세 가지 기하의 결과다. 유전체가 채워지면 ε0→ε.
기하
C
읽기
평행판, 넓이 A, 간격 d
dε0A
넓을수록·가까울수록 크다
동심 구, 반지름 a<b
4πε0b−aab
b→∞: 고립된 구 4πε0a
동축 원통, 반지름 a<b, 길이 L
ln(b/a)2πε0L
간격이 로그로만 들어간다
평행판을 유도해 두면 나머지도 같은 길이다. 가우스 법칙으로 판 사이의 장은
E=σ/ε0=Q/ε0A, 전위차는 V=Ed, 따라서
C=Q/V=ε0A/d.
그림 2.1-6. 평행판 축전기. 판 사이의 장은 균일하고(σ/ε₀) 판에 수직이지만, 가장자리에서는 유선이 바깥으로 부풀어 나간다. 이 가장자리 장(fringing field)은 판 간격 d가 판 크기에 비해 작을수록 무시할 수 있고, C = ε₀A/d는 그 극한의 결과다. 게이트 길이가 유전막 두께의 열 배 안팎으로 줄어든 미세 소자에서는 가장자리 장이 만드는 기생 정전용량이 게이트 정전용량과 견줄 만해진다.직접 작도
병렬이면 전하가 더해져 C=C1+C2, 직렬이면 전압이 더해져 1/C=1/C1+1/C2
다. 직렬에서는 작은 쪽이 지배한다 — C2≪C1 이면 C≈C2.
MOS 구조가 바로 이 직렬이다. 산화막 정전용량 Cox=εoxA/tox
와 반도체 표면의 정전용량 Cs 가 직렬로 놓인다(13부). 축적에서는 Cs 가 커서
C≈Cox, 공핍에서는 Cs=εsA/W 가 작아져 C 가 내려간다.
MOS C–V 곡선의 모양은 직렬 축전기의 작은 쪽이 바이어스에 따라 바뀌는 것이다.
칩 안의 배선은 서로 나란히 놓인 도체이므로 원하지 않는 축전기다. 두 배선 사이의
정전용량은 대략 εL/d 꼴이라 간격이 좁아질수록 커지고, 그것이 신호 지연
RC 와 동적 소비 전력 21CV2f 를 키운다. 배선 간격은 줄여야 하니 남는 손잡이는
ε 뿐이고, 그래서 층간 절연막을 유전율이 낮은 재료(low-k)로 바꾼다(18부).
게이트 유전막에서는 반대로 유전율을 올린다(high-k) — 같은 Cox 를 더
두꺼운 막으로 얻어 터널링 누설을 줄이기 위해서다. 같은 식 εA/d 를 한쪽에서는
줄이고 다른 쪽에서는 키운다.
정전 방전(electrostatic discharge)은 서로 다른 전위에 있던 두 물체가 닿거나 가까워질
때 전하가 급격히 옮겨 가는 현상이다. 카펫 위를 걷고 문손잡이를 잡을 때 튀는 불꽃이
그것이고, 그 불꽃 하나가 반도체 소자를 죽인다. 이 장의 물리 — 축전기, 에너지, 도체,
뾰족한 곳의 장 — 가 한꺼번에 작동하는 자리라 여기에 둔다.
두 물질을 맞대었다 떼면 전자가 한쪽에서 다른 쪽으로 옮겨 가 양쪽이 반대 부호로
대전된다(마찰 대전, 정확히는 접촉 대전). 어느 쪽이 음이 되는지는 물질 쌍이 정한다.
사람이 걷거나 의자에서 일어날 때, 웨이퍼가 카세트에서 미끄러질 때, 플라스틱 포장을
벗길 때 전부 이 일이 일어난다. 사람 몸의 정전용량은 지면에 대해 대략 100~200 pF이고,
건조한 날 카펫 위를 걸으면 수 kV, 습한 날은 수백 V까지 오른다.
전하량은 대단치 않다. 100 pF에 2 kV면 Q=CV=0.2μC 다. 문제는
어디로 얼마나 빨리 흘러가느냐다.
첫째 이유는 전하 공유다. 대전된 사람(정전용량 Ch≈100 pF, 전압 Vh)이
소자의 게이트(정전용량 Cg≈0.1 fF)에 닿으면, 전하가 나뉜 뒤의 공통 전압은
V=Ch+CgChVh≈Vh(1−ChCg)≈Vh
이다. Cg/Ch∼10−6 이라 사람의 전압이 거의 그대로 게이트에 걸린다. 2 nm
산화막의 파괴 전압은 수 V다. kV가 걸리면 산화막은 순간적으로 뚫리고, 뚫린 자리는
전도성 통로가 되어 소자는 영구히 죽는다. 이것이 게이트 유전막의 ESD 파괴이고, 산화막이
얇아질수록 견디는 전압이 낮아진다.
둘째 이유는 열이다. 방전 전류가 접합이나 배선의 좁은 곳을 지나며 줄 열을 내고, 그
열이 흩어지기 전에 국소적으로 실리콘을 녹인다. 100 pF·2 kV의 에너지는
21CV2=0.2 mJ인데, 실리콘 1 µm³를 녹이는 데 드는 에너지는 수 nJ다 —
십만 배다. 에너지의 대부분은 사람 몸과 경로의 저항에서 흩어지지만, 그중 만분의
일만 소자의 한 점에 모여도 충분하다. 접합에서는 열이 국소적으로 항복을 유도하고 그
자리에 전류가 더 몰리는 2차 항복(열 폭주)으로 진행되며, 짧은 펄스에 대한 파괴 전력이
펄스 폭의 −1/2 제곱에 비례한다는 Wunsch–Bell 관계가 이 열 확산을 기술한다(19.14).
방전이 어떤 모양인지는 무엇이 대전되었느냐에 따라 다르고, 표준 시험은 그것을 회로로
모형화한다.
모델
무엇이 대전
회로
전형적 전류
HBM (인체)
사람
100 pF, 1.5 kΩ
2 kV에서 1.3 A, τ≈150 ns
MM (기계)
금속 공구·장비
200 pF, ≈0 Ω
수 A, 진동하는 파형
CDM (대전 소자)
소자 자체
패키지의 기생 정전용량, 인덕턴스
수 A, 1 ns 안팎
그림 2.1-7. 인체 모델(HBM)의 등가 회로와 방전 전류. 사람 몸을 100 pF의 축전기로, 피부와 접촉 저항을 1.5 kΩ으로 놓고, 스위치를 닫으면 축전기가 저항을 통해 소자로 방전된다. 전류는 V/R = 1.3 A(2 kV)에서 시작해 시상수 RC = 150 ns로 지수 감쇠한다. 저항이 전류의 최댓값을 정하고, 정전용량이 지속 시간을 정한다.직접 작도
HBM은 RC 방전이라 I(t)=(V/R)e−t/RC 다. 저항이 피크 전류를, 정전용량이
지속 시간을 정한다. CDM에는 직렬 저항이 거의 없어 같은 전압에서 전류가 훨씬 크고
훨씬 짧다 — 소자 안의 얇은 산화막에는 CDM이 가장 위험하고, 접합의 열 파괴에는 에너지가
큰 HBM이 위험하다. 소자의 ESD 내성은 “HBM 2 kV, CDM 500 V” 같은 식으로 모델별로
따로 적는다.
팹과 조립 라인에서는 사람·장비·바닥을 접지해 대전을 막고(손목 띠, 전도성 바닥·신발),
접지할 수 없는 부도체는 이온화기(ionizer)로 공기 중에 양·음이온을 뿌려 중화한다 —
부도체는 전하가 움직이지 못하니 접지해도 소용없고, 반대 부호 전하를 실어다 주는 수밖에
없다. 습도를 올려 표면 전도로 전하가 새어 나가게 하는 것도 같은 원리다. 소자는 전도성
포장에 담아 나르는데, 이것은 8절의 패러데이 새장이다.
칩 안에서는 ESD 보호 회로가 모든 핀에 붙는다. 다이오드를 전원·접지 쪽으로 걸어
정상 신호 범위를 벗어난 전압이 들어오면 켜지게 하고, 전원 사이에는 클램프를 두어
과전압을 흘려보낸다. 원리는 9절의 전하 공유를 뒤집은 것 — 소자의 작은
정전용량이 방전을 받지 않도록 큰 전류를 견디는 낮은 임피던스 경로를 대신 열어 주고,
게이트에 걸리는 전압을 산화막 파괴 전압 아래로 묶는다. 보호 소자가 스스로 죽지 않으려면
전류가 한 점에 몰리지 않고 넓게 퍼져야 하고, 그것이 보호 소자 레이아웃의 핵심이다.
소자 신뢰성 항목으로서의 ESD와 래치업은 19.14.5에서, 공정 중 플라즈마가 웨이퍼를
대전시켜 게이트를 망가뜨리는 “팹 안의 ESD”는 18.18.7에서 다룬다.
이 절에서 쓴 것을 되짚으면, 정전 방전은 축전기(9절)에 저장된 에너지(7절)가 도체(8절)의
뾰족한 곳에서 집중된 장을 통해 방출되어, 얇은 절연막에 파괴 전기장(6절)을 걸거나
접합을 녹이는 사건이다. 이 장의 절들이 각각 무엇을 위한 것이었는지 한 번에 보여
주는 예다.